



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2013-0119400
(43) 공개일자 2013년10월31일

(51) 국제특허분류(Int. Cl.)

H01M 14/00 (2006.01)

(21) 출원번호 10-2013-0115595(분할)

(22) 출원일자 2013년09월27일

심사청구일자 2013년09월27일

(62) 원출원 특허 10-2011-0092482

원출원일자 2011년09월14일

심사청구일자 2011년09월14일

(71) 출원인

서울대학교산학협력단

서울특별시 관악구 관악로 1 (신림동)

(72) 발명자

박찬

서울특별시 동작구 상도동 롯데캐슬아파트 202동 604호

김석환

경남 창원시 반림동 현대1차아파트 112-1405

(뒷면에 계속)

(74) 대리인

권혁수, 송윤호, 오세준


전체 청구항 수 : 총 20 항

(54) 발명의 명칭 **베타 전지 및 이를 제조하는 방법**

(57) 요약

베타 전지 및 이를 제조하는 방법을 제공한다. 베타 전지는, 다수의 기공들을 포함하는 금속 구조물, 다수의 기공들을 채우는 방사선원 및 금속 구조물 및 방사선원 사이에 배치되는 제1 반도체막을 포함한다.

도면도 - 도1a



(72) 발명자

김진상

서울특별시 서초구 잠원동 우성아파트 105-302호

도철훈

경상남도 창원시 대방동 동성아파트 101-1903

정승호

서울특별시 강동구 천호동 305번지 중앙하이츠 아

파트 101동 1609호

윤세진

서울특별시 관악구 서림동 103-63번지 202호

특허청구의 범위

청구항 1

다수의 기공들을 포함하는 금속 구조물;
 상기 다수의 기공들을 채우는 방사선원(radioisotope source); 및
 상기 금속 구조물 및 방사선원 사이에 배치되는 제1 반도체막을 포함하는 베타 전지.

청구항 2

제1항에 있어서,
 상기 금속 구조물은 구리(Cu), 아연(Zn), 니켈(Ni), 알루미늄(Al), 망간(Mn), 은(Ag), 백금(Pt), 마그네슘(Mg), 팔라듐(Pd), 티탄늄(Ti) 및 금(Au)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 베타 전지.

청구항 3

제2항에 있어서,
 상기 제1 반도체막은, 상기 금속 구조물에 포함된 금속과 동일한 금속의 질화물 또는 산화물을 포함하는 제1 도전형인 베타 전지.

청구항 4

제3항에 있어서,
 상기 제1 반도체막은 상기 금속 구조물 외면으로 연장하는 베타 전지.

청구항 5

제3항에 있어서,
 상기 방사선원 및 상기 제1 반도체막 사이에 배치되는 금속막을 더 포함하는 베타 전지.

청구항 6

제5항에 있어서,
 상기 금속막은 상기 제1 반도체막 외면으로 연장하는 베타 전지.

청구항 7

제3항에 있어서,
 상기 방사선원 및 상기 제1 반도체막 사이에 배치되며 상기 제1 도전형과 상이한 제2 도전형의 제2 반도체막을 더 포함하는 베타 전지.

청구항 8

제7항에 있어서,
 상기 제2 반도체막은 상기 제1 반도체막 외면으로 연장하는 베타 전지.

청구항 9

제3항에 있어서,
 상기 제1 반도체막 및 상기 금속 구조물 사이에 배치되는 절연막을 더 포함하는 베타 전지.

청구항 10

제9항에 있어서,
 상기 절연막은 상기 금속 구조물 외면으로 연장하는 베타 전지.

청구항 11

다수의 기공들을 포함하는 금속 구조물;
 상기 다수의 기공들을 채우는 방사선원;
 상기 금속 구조물 및 방사선원 사이에 배치되는 절연막; 및
 상기 절연막 및 방사선원 사이에 배치되는 금속막을 포함하는 베타 전지.

청구항 12

제11항에 있어서,
 상기 절연막은 금속 구조물 외면으로 연장되며,
 상기 금속막은 상기 금속 구조물 외면 상의 상기 금속막으로 연장하는 베타 전지.

청구항 13

제1 금속을 포함하는 금속 구조물에 다수의 기공들을 형성하는 단계;
 상기 다수의 기공들 내측면에 제1 반도체막을 형성하는 단계; 및
 상기 제1 반도체막이 형성된 기공들을 매립하는 방사선원을 제공하는 단계를 포함하는 베타 전지의 제조 방법.

청구항 14

제13항에 있어서,
 상기 제1 반도체막을 형성하는 단계는,
 상기 금속 구조물을 산화시켜, 제1 금속의 산화물을 포함하는 제1 반도체막을 형성하는 단계를 포함하는 베타 전지의 제조 방법.

청구항 15

제14항에 있어서,
 상기 제1 반도체막 상에 금속막을 형성하는 단계를 더 포함하는 베타 전지의 제조 방법.

청구항 16

제14항에 있어서,
 상기 제1 반도체막 상에 제1 금속과 상이한 제2 금속의 산화물을 포함하는 제2 반도체막을 형성하는 단계를 더 포함하는 베타 전지의 제조 방법.

청구항 17

제13항에 있어서,
 상기 제1 반도체막을 형성하는 단계는,
 상기 금속 구조물을 질화시켜, 제1 금속의 질화물을 포함하는 제1 반도체막을 형성하는 단계를 포함하는 베타 전지의 제조 방법.

청구항 18

제13항에 있어서,
 상기 제1 반도체막을 형성하는 단계는,

상기 금속 구조물을 황화시켜, 제1 금속의 황화물을 포함하는 제1 반도체막을 형성하는 단계; 및

상기 제1 반도체막 상에 상기 제1 금속과 상이한 제2 금속의 황화물을 형성하는 단계를 포함하는 베타 전지의 제조 방법.

청구항 19

제13항에 있어서,

상기 제1 금속을 포함하는 금속 구조물에 다수의 기공들을 형성한 후,

절연막을 형성하는 단계를 더 포함하는 베타 전지의 제조 방법.

청구항 20

금속 구조물에 다수의 기공들을 형성하는 단계;

상기 다수의 기공들 내측면에 절연막을 형성하는 단계;

상기 절연막 상에 금속막을 형성하는 단계; 및

상기 절연막 및 금속막이 형성된 기공들을 매립하는 방사선원을 제공하는 단계를 포함하는 베타 전지의 제조 방법.

발명서

기술분야

[0001] 본 발명은 베타 전지 및 이를 제조하는 방법에 관련된 것으로서, 더욱 상세하게는 베타 입자를 이용하여 전기를 발생시키는 전지 및 이를 제조하는 방법에 관련된 것이다.

배경기술

[0002] 최근 베타 붕괴가 진행되는 방사선원으로부터 방출되는 베타 입자의 운동 에너지를 전력으로 변환시키는 베타 전지가 연구되고 있다. 베타 전지의 구조에 따라 베타 입자의 운동 에너지의 효율이 달라질 수 있다. 일 예로, 평면 구조 pn 접합의 경우, 방사선원이 pn 접합의 상부에 위치하고 있기 때문에 측면의 네 방향과 윗 방향으로 방출되는 베타 입자는 전력으로 변환되지 못한 채 소멸하게 된다. 다른 예로, 방사선원을 p형 반도체 및 n형 반도체 사이에 두었을 경우, 베타 입자에 의한 여기자(exciton)가 효과적으로 분리되지만, 방사선원을 함유하고 있는 재료의 두께가 증가할수록 재결합(recombination)하는 전자 및 정공의 수가 증가하며, 재료의 두께가 감소할수록 그 재료가 함유하고 있는 방사선원의 양이 감소한다. 상기 두 개의 예들은 모두 표면적이 작아 단위 면적당 전류가 작다는 단점이 있다.

[0003] 또 다른 예로, 3차원의 실린더 형상의 구조를 갖는 경우, 표면적이 증가하고 방사선원과 공핍층의 거리가 감소하여 단위 면적당 전류는 상승하지만 상부 방향으로 방출되는 베타 입자의 에너지가 전력으로 변환되지 않는 문제점이 여전히 존재한다. 뿐만 아니라 이런 구조는 대부분 실리콘으로 재현하기 때문에 효율이 낮다는 문제점도 있다.

발명의 내용

해결하려는 과제

[0004] 본 발명이 이루고자 하는 일 기술적 과제는 단위 면적당 전류량이 증가되고 전력적 효율이 우수한 베타 전지를 제공하는 데 있다.

[0005] 본 발명의 이루고자 하는 일 기술적 과제는 상기 베타 전지를 제조하는 방법을 제공하는 데 있다.

[0006] 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

과제의 해결 수단

- [0007] 본 발명의 개념에 따른 일 실시예는 베타 전지를 제공한다. 상기 베타 전지는, 다수의 기공들을 포함하는 금속 구조물, 상기 다수의 기공들을 채우는 방사선원 및 상기 금속 구조물 및 방사선원 사이에 배치되는 제1 반도체막을 포함한다.
- [0008] 본 발명의 일 실시예에 따르면, 상기 금속 구조물은 구리(Cu), 아연(Zn), 니켈(Ni), 알루미늄(Al), 망간(Mn), 은(Ag), 백금(Pt) 및 금(Au)으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
- [0009] 본 발명의 다른 실시예에 따르면, 상기 제1 반도체막은, 상기 금속 구조물에 포함된 금속과 동일한 금속의 질화물 또는 산화물을 포함하는 제1 도전형일 수 있다.
- [0010] 본 발명의 또 다른 실시예에 따르면, 상기 제1 반도체막은 상기 금속 구조물 외면으로 연장할 수 있다.
- [0011] 본 발명의 또 다른 실시예에 따르면, 상기 베타 전지는, 상기 방사선원 및 상기 제1 반도체막 사이에 배치되는 금속막을 더 포함할 수 있다.
- [0012] 본 발명의 또 다른 실시예에 따르면, 상기 금속막은 상기 제1 반도체막 외면으로 연장할 수 있다.
- [0013] 본 발명의 또 다른 실시예에 따르면, 상기 베타 전지는, 상기 방사선원 및 상기 제1 반도체막 사이에 배치되며 상기 제1 도전형과 상이한 제2 도전형의 제2 반도체막을 더 포함할 수 있다.
- [0014] 본 발명의 또 다른 실시예에 따르면, 상기 제2 반도체막은 상기 제1 반도체막 외면으로 연장할 수 있다.
- [0015] 본 발명의 또 다른 실시예에 따르면, 상기 베타 전지는, 상기 제1 반도체막 및 상기 금속 구조물 사이에 배치되는 절연막을 더 포함할 수 있다.
- [0016] 본 발명의 또 다른 실시예에 따르면, 상기 절연막은 상기 금속 구조물 외면으로 연장할 수 있다.
- [0017] 본 발명의 개념에 따른 다른 실시예는 베타 전지를 제공한다. 상기 베타 전지는, 다수의 기공들을 포함하는 금속 구조물, 상기 다수의 기공들을 채우는 방사선원, 상기 금속 구조물 및 방사선원 사이에 배치되는 절연막 및 상기 절연막 및 방사선원 사이에 배치되는 금속막을 포함한다.
- [0018] 본 발명의 일 실시예에 따르면, 상기 절연막은 금속 구조물 외면으로 연장되며, 상기 금속막은 상기 금속 구조물 외면 상의 상기 금속막으로 연장할 수 있다.
- [0019] 본 발명의 개념에 따른 또 다른 실시예는 베타 전지의 제조 방법을 제공한다. 상기 베타 전지의 제조 방법은, 제1 금속을 포함하는 금속 구조물에 다수의 기공들을 형성하는 단계, 상기 다수의 기공들 내측면에 제1 반도체막을 형성하는 단계 및 상기 제1 반도체막이 형성된 기공들을 매립하는 방사선원을 제공하는 단계를 포함한다.
- [0020] 본 발명의 일 실시예에 따르면, 상기 제1 반도체막을 형성하는 단계는, 상기 금속 구조물을 산화시켜, 제1 금속의 산화물을 포함하는 제1 반도체막을 형성하는 단계를 포함할 수 있다.
- [0021] 본 발명의 다른 실시예에 따르면, 상기 베타 전지의 제조 방법은, 상기 제1 반도체막 상에 금속막을 형성하는 단계를 더 포함할 수 있다.
- [0022] 본 발명의 또 다른 실시예에 따르면, 상기 베타 전지의 제조 방법은, 상기 제1 반도체막 상에 제1 금속과 상이한 제2 금속의 산화물을 포함하는 제2 반도체막을 형성하는 단계를 더 포함할 수 있다.
- [0023] 본 발명의 또 다른 실시예에 따르면, 상기 제1 반도체막을 형성하는 단계는, 상기 금속 구조물을 질화시켜, 제1 금속의 질화물을 포함하는 제1 반도체막을 형성하는 단계를 포함할 수 있다.
- [0024] 본 발명의 또 다른 실시예에 따르면, 상기 제1 반도체막을 형성하는 단계는, 상기 금속 구조물을 황화시켜, 제1 금속의 황화물을 포함하는 제1 반도체막을 형성하는 단계 및 상기 제1 반도체막 상에 상기 제1 금속과 상이한 제2 금속의 황화물을 형성하는 단계를 포함할 수 있다.
- [0025] 본 발명의 또 다른 실시예에 따르면, 상기 베타 전지의 제조 방법은, 상기 제1 금속을 포함하는 금속 구조물에 다수의 기공들을 형성한 후, 절연막을 형성하는 단계를 더 포함할 수 있다.
- [0026] 본 발명의 개념에 따른 또 다른 실시예는 베타 전지의 제조 방법을 제공한다. 상기 베타 전지의 제조 방법은, 금속 구조물에 다수의 기공들을 형성하는 단계, 상기 다수의 기공들 내측면에 절연막을 형성하는 단계, 상기 절연막 상에 금속막을 형성하는 단계 및 상기 절연막 및 금속막이 형성된 기공들을 매립하는 방사선원을 제공하는 단계를 포함할 수 있다.

발명의 효과

[0027] 본 발명의 개념에 따른 실시예들에 따르면, 금속 구조물 및 제1 반도체막이 3차원적으로 접하며 구비됨으로써, 베타 전지의 단위 면적당 전류량이 증가되며, 전력적 효율이 우수할 수 있다.

도면의 간단한 설명

[0028] 도 1a는 본 발명의 일 실시예에 따른 베타 전지를 설명하기 위한 단면도이다.
 도 1b는 도 1a에 도시된 베타 전지에 포함된 물질의 에너지 밴드 갭을 설명하기 위한 그래프이다.
 도 2a는 본 발명의 다른 실시예에 따른 베타 전지를 설명하기 위한 단면도이다.
 도 2b는 도 2a에 도시된 베타 전지에 포함된 물질의 에너지 밴드 갭을 설명하기 위한 그래프이다.
 도 3a는 본 발명의 또 다른 실시예에 따른 베타 전지를 설명하기 위한 단면도이다.
 도 3b는 도 3a에 도시된 베타 전지에 포함된 물질의 에너지 밴드 갭을 설명하기 위한 그래프이다.
 도 4a는 본 발명의 또 다른 실시예에 따른 베타 전지를 설명하기 위한 단면도이다.
 도 4b는 도 4a에 도시된 베타 전지에 포함된 물질의 에너지 밴드 갭을 설명하기 위한 그래프이다.
 도 5a는 본 발명의 또 다른 실시예에 따른 베타 전지를 설명하기 위한 단면도이다.
 도 5b는 도 5a에 도시된 베타 전지에 포함된 물질의 에너지 밴드 갭을 설명하기 위한 그래프이다.
 도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 베타 전지의 제조 방법을 설명하기 위한 공정 단면도들이다.
 도 7a 및 도 7b는 본 발명의 다른 실시예에 따른 베타 전지의 제조 방법을 설명하기 위한 공정 단면도들이다.
 도 8a 및 도 8b는 본 발명의 또 다른 실시예에 따른 베타 전지의 제조 방법을 설명하기 위한 공정 단면도들이다.
 도 9a 및 도 9b는 본 발명의 또 다른 실시예에 따른 베타 전지의 제조 방법을 설명하기 위한 공정 단면도들이다.
 도 10a 및 도 10b는 본 발명의 또 다른 실시예에 따른 베타 전지의 제조 방법을 설명하기 위한 공정 단면도들이다.

발명을 실시하기 위한 구체적인 내용

[0029] 이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.

[0030] 본 명세서에서, 어떤 구성 요소가 다른 구성 요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.

[0031] 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.

[0032] 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다 (comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.

[0033] 이하, 도면들을 참조하여, 본 발명의 실시예들에 대해 상세히 설명하기로 한다.

[0034] **(베타 전지 제1 실시예)**

[0035] 도 1a는 본 발명의 일 실시예에 따른 베타 전지를 설명하기 위한 단면도이고, 도 1b는 도 1a에 도시된 베타 전지에 포함된 물질의 에너지 밴드 갭을 설명하기 위한 그래프이다.

[0036] 도 1a를 참조하면, 금속 구조물(100), 반도체막(120), 방사선원(130), 제1 전극(110) 및 제2 전극(140)을 포함할 수 있다.

[0037] 상기 금속 구조물(100)은 다수의 기공들(102)을 포함할 수 있다. 상기 다수의 기공들(102)은 수십 나노의 크기를 가질 수 있다. 상기 다수의 기공들(102)은 서로 연통된 구조를 갖거나, 독립된 홀의 구조를 가질 수도 있다.

[0038] 본 발명의 일 실시예에 따르면, 상기 금속 구조물(100)은 금속 또는 합금을 포함할 수 있다. 예컨대, 상기 금속 구조물(100)은 구리(Cu), 아연(Zn), 니켈(Ni), 알루미늄(Al), 망간(Mn), 은(Ag), 백금(Pt), 마그네슘(Mg), 팔라듐(Pd), 티탄늄(Ti) 및 금(Au)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하거나, 상기 언급된 금속들의 합금을 포함할 수 있다.

[0039] 상기 방사선원(130)은 상기 다수의 기공들(102) 내부를 채울 수 있다. 예컨대, 상기 방사선원(130)은 삼중수소(tritium, 3-H), 64-Ni, 90-Sr/90-Y, 210-Po, 238-Pu, 244-Cm을 포함할 수 있다. 상기 방사선원(130)에 포함된 방사성 동위원소는 베타 붕괴되고, 베타 붕괴됨으로써 방출되는 베타 입자의 에너지를 베타 전지의 전력으로 이용할 수 있다.

[0040] 하기의 표 1은 각 방사선원(130)의 반감기, 활성도, 파워 및 파워 밀도를 나타낸다.

표 1

방사선원	3-H	63-Ni	90-Sr/90-Y	210-Po	235-Pu	244-Cm
평균에너지 (keV)	5.7	17	200/930	5,300	5,500	8,810
반감기 (년)	12	100	29/2	0.38	88	18
활성도 (Ci/g)	9,700	57	130	4,500	12	81
파워 (W/g)	0.33	0.0067	0.98	130	0.56	2.8
파워밀도 (W/cc)	-	0.056	2.5	1,300	11	38

[0042] 상기 반도체막(120)은 상기 금속 구조물(100) 및 방사선원(130) 사이에 배치될 수 있다. 상기 반도체막(120)은 에너지 밴드 갭을 갖는 물질을 포함할 수 있다. 본 발명의 일 실시예에 따르면, 상기 반도체막(120)은 반도체를 포함할 수 있다. 예컨대, 상기 반도체막(120)은 n형 반도체 또는 p형 반도체를 포함할 수 있다.

[0043] 상기 반도체막(120)은 상기 금속 구조물(100)의 외부 표면으로 연장할 수 있다.

[0044] 상기 제1 전극(110)은 상기 금속 구조물(100)의 일 측이 외부로 연장된 부분일 수 있다. 상기 제2 전극(140)은 상기 금속 구조물(100)의 외부로부터 연장된 상기 반도체막(120)의 일 측에 전기적으로 연결되도록 배치될 수 있다. 상기 제2 전극(140)은 금속 또는 금속 합금을 포함할 수 있다.

[0045] 도 1b를 참조하면, 일 예로, 상기 금속 구조물(100)이 알루미늄이며, 상기 반도체막(120)이 알루미늄 질화물인 경우, 상기 금속 구조물(100) 및 상기 반도체막(120) 사이에는 금속-반도체 정류형 접촉 즉, 쇼트키 접합 (schottky junction)이 형성될 수 있다. 상기 방사선원(130)으로부터 베타 입자들이 발생되고, 베타 입자들에

의해 상기 반도체막 내 전자-정공 쌍을 분리해 광기전력을 획득할 수 있다.

- [0046] 다른 예로, 상기 금속 구조물(100)이 구리이며, 상기 반도체막(120)이 구리 산화물을 포함하는 경우, 상기 금속 구조물(100) 및 반도체막(120) 사이에 쇼트키 접합이 형성될 수 있다.
- [0047] 이와 같이, 베타 전지가 상기 다수의 기공들(102)을 포함하는 금속 구조물(100)을 포함함으로써, 방사선원(130)으로부터 발생된 베타 입자들을 3차원적으로 효율적으로 사용할 수 있다. 또한, 금속 구조물(100) 및 반도체막(120)이 접하는 표면적이 증가하여, 단위 면적당 전류가 증가할 수 있다.
- [0048] **(베타 전지 제2 실시예)**
- [0049] 도 2a는 본 발명의 다른 실시예에 따른 베타 전지를 설명하기 위한 단면도이고, 도 2b는 도 2a에 도시된 베타 전지에 포함된 물질의 에너지 밴드 갭을 설명하기 위한 그래프이다.
- [0050] 도 2a를 참조하면, 베타 전지는 금속 구조물(100), 반도체막(120), 금속막(122), 방사선원(130), 제1 전극(110) 및 제2 전극(140)을 포함할 수 있다.
- [0051] 상기 금속 구조물(100)은 다수의 기공들(102)을 가질 수 있다. 예컨대, 상기 금속 구조물(100)은 구리(Cu), 아연(Zn), 니켈(Ni), 알루미늄(Al), 망간(Mn), 은(Ag), 백금(Pt), 마그네슘(Mg), 팔라듐(Pd), 티탄늄(Ti) 및 금(Au)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하거나, 상기 언급된 금속들의 합금을 포함할 수 있다. 상기 방사선원(130)은 상기 다수의 기공들(102) 내부를 채울 수 있다.
- [0052] 상기 반도체막(120)은 상기 기공들(102) 내측면에 배치될 수 있다. 상기 반도체막(120)은 금속 산화물 또는 금속 질화물을 포함할 수 있으며, 상기 금속 산화물 또는 금속 질화물의 금속은 상기 금속 구조물(100)에 포함된 금속과 실질적으로 동일할 수 있다. 상기 반도체막(120)은 상기 금속 구조물(100)의 외부 표면으로 연장될 수 있다.
- [0053] 상기 금속 구조물(100), 반도체막(120) 및 상기 방사선원(130)의 상세한 설명은 도 1a에서 설명된 금속 구조물(100), 반도체막(120) 및 방사선원(130)과 실질적으로 동일하여 생략하기로 한다.
- [0054] 상기 금속막(122)은 상기 반도체막(120) 및 상기 방사선원(130) 사이에 배치될 수 있다. 상기 금속막(122)은 상기 반도체막(120)이 형성된 금속 구조물(100) 외부 표면으로 연장될 수 있다.
- [0055] 상기 제1 전극(110)은 상기 금속 구조물(100)의 일 측이 외부로 연장된 부분일 수 있다. 상기 제2 전극(140)은 상기 금속막(122)의 일 측이 외부로 연장된 부분일 수 있다.
- [0056] 도 2b를 참조하면, 상기 반도체막(120)이 상기 금속 구조물(100)에 포함된 금속의 산화물 또는 질화물을 포함하는 경우, 상기 금속 구조물(100) 및 상기 반도체막(120) 사이는 옴릭 접촉이 형성될 수 있다. 상기 반도체막(120) 및 상기 금속막(122) 사이에서 쇼트키 접합이 형성될 수 있다.
- [0057] 이와 같이, 베타 전지가 상기 다수의 기공들(102)을 포함하는 금속 구조물(100)을 포함함으로써, 방사선원(130)으로부터 발생된 베타 입자들을 3차원적으로 효율적으로 사용할 수 있다. 또한, 금속 구조물(100) 및 제1 반도체막(120)이 접하는 표면적이 증가하여, 단위 면적당 전류가 증가할 수 있다.
- [0058] **(베타 전지 제3 실시예)**
- [0059] 도 3a는 본 발명의 또 다른 실시예에 따른 베타 전지를 설명하기 위한 단면도이고, 도 3b는 도 3a에 도시된 베타 전지에 포함된 물질의 에너지 밴드 갭을 설명하기 위한 그래프이다.
- [0060] 도 3a를 참조하면, 베타 전지는 금속 구조물(100), 제1 반도체막(120), 금속막(124), 방사선원(130), 제1 전극(110) 및 제2 전극(140)을 포함할 수 있다.
- [0061] 상기 금속 구조물(100)은 다수의 기공들(102)을 가질 수 있다. 예컨대, 상기 금속 구조물(100)은 구리(Cu), 아연(Zn), 니켈(Ni), 알루미늄(Al), 망간(Mn), 은(Ag), 백금(Pt), 마그네슘(Mg), 팔라듐(Pd), 티탄늄(Ti) 및 금(Au)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하거나, 상기 언급된 금속들의 합금을 포함할 수 있다. 상기 방사선원(130)은 상기 다수의 기공들(102) 내부를 채울 수 있다.
- [0062] 상기 제1 반도체막(120)은 상기 기공들(102) 내측면에 배치될 수 있다. 상기 제1 반도체막(120)은 금속 산화물

또는 금속 질화물을 포함할 수 있으며, 상기 금속 산화물 또는 금속 질화물의 금속은 상기 금속 구조물(100)에 포함된 금속과 실질적으로 동일할 수 있다.

[0063] 상기 금속 구조물(100), 제1 반도체막(120) 및 상기 방사선원(130)의 상세한 설명은 도 1a에서 설명된 금속 구조물(100), 반도체막(120) 및 방사선원(130)과 실질적으로 동일하여 생략하기로 한다.

[0064] 상기 제1 반도체막(120)은 상기 다수의 기공 내부 표면에 접하며, 제1 도전형의 반도체를 포함할 수 있다. 상기 제1 반도체막(120)은 상기 도전 구조물(100)의 외부 표면으로 연장될 수 있다.

[0065] 상기 제2 반도체막(124)은 상기 제1 반도체막(120) 및 상기 방사선원(130) 사이에 배치되며, 상기 제1 도전형과는 상이한 제2 도전형의 반도체를 포함할 수 있다. 상기 제2 반도체막(124)은 상기 도전 구조물(100) 외부 표면의 제1 반도체막(120) 외부 표면으로 연장될 수 있다.

[0066] 본 발명의 일 측면에 따르면, 상기 제1 반도체막(120)은 금속 산화물 또는 금속 질화물을 포함할 수 있다. 상기 금속 산화물 또는 금속 질화물의 금속은 상기 금속 구조물(100)에 포함된 금속과 실질적으로 동일할 수 있다. 다른 측면에 따르면, 상기 제1 반도체막(120)은 n형 실리콘 또는 p형 실리콘을 포함할 수 있다.

[0067] 본 발명의 일 측면에 따르면, 상기 제2 반도체막(124)은 금속 산화물 또는 금속 질화물을 포함할 수 있다. 상기 금속 산화물 및 금속 질화물의 금속은 상기 금속 구조물(100)에 포함된 금속과 상이할 수 있다. 다른 측면에 따르면, 상기 제2 반도체막(124)은 상기 제1 반도체막(120)과 상이한 도전형의 실리콘을 포함할 수 있다.

[0068] 본 발명의 일 실시예에 따르면, 상기 금속 구조물(100)이 은(Ag)을 포함하며 상기 제1 반도체막(120)은 Ag_2O 을 포함하고 상기 제2 반도체막(124)이 ZnO 를 포함할 수 있다. 다른 실시예에 따르면, 상기 금속 구조물(100)이 은(Ag)을 포함하고 상기 제1 반도체막(120)은 AgO 를 포함하고 상기 제2 반도체막(124)은 ZnO 를 포함할 수 있다. 또 다른 실시예에 따르면, 상기 금속 구조물(100)은 구리(Cu)를 포함하며 상기 제1 반도체막(120)은 CuS 를 포함하고 상기 제2 반도체막(124)은 CdS 를 포함할 수 있다. 또 다른 실시예에 따르면, 상기 금속 구조물(100)은 구리(Cu)를 포함하며 상기 제1 반도체막(120)은 Cu_2O 를 포함하고 상기 제2 반도체막(124)은 $Cu_2O:Mg$ 을 포함할 수 있다.

[0069] 상기 제1 전극(110)은 상기 금속 구조물(100)의 일 측이 외부로 연장된 부분일 수 있다. 상기 제2 전극(140)은 상기 금속 구조물(100) 외부에 연장된 제2 반도체막(124)의 일 측에 전기적으로 연결되도록 배치될 수 있다. 상기 제2 전극(140)은 금속 또는 금속 합금을 포함할 수 있다.

[0070] 도 3b를 참조하면, 상기 금속 구조물(100) 및 상기 제1 반도체막(120) 사이는 오믹 접촉이 형성되며, 상기 제1 및 제2 반도체막들(120, 124) 사이에서는 pn 접합이 형성될 수 있다.

[0071] 이와 같이, 베타 전지가 상기 다수의 기공들(102)을 포함하는 금속 구조물(100)을 포함함으로써, 방사선원(130)으로부터 발생된 베타 입자들을 3차원적으로 효율적으로 사용할 수 있다. 또한, 금속 구조물(100) 및 제1 반도체막(120)이 접하는 표면적이 증가하여, 단위 면적당 전류가 증가할 수 있다.

[0072] **(베타 전지 제4 실시예)**

[0073] 도 4a는 본 발명의 또 다른 실시예에 따른 베타 전지를 설명하기 위한 단면도이고, 도 4b는 도 4a에 도시된 베타 전지에 포함된 물질의 에너지 밴드 갭을 설명하기 위한 그래프이다.

[0074] 도 4a를 참조하면, 베타 전지는 금속 구조물(100), 절연막(126), 반도체막(120), 방사선원(130), 제1 전극(110) 및 제2 전극(140)을 포함할 수 있다.

[0075] 상기 금속 구조물(100)은 다수의 기공들(102)을 가질 수 있다. 예컨대, 상기 금속 구조물(100)은 구리(Cu), 아연(Zn), 니켈(Ni), 알루미늄(Al), 망간(Mn), 은(Ag), 백금(Pt), 마그네슘(Mg), 팔라듐(Pd), 티탄늄(Ti) 및 금(Au)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하거나, 상기 언급된 금속들의 합금을 포함할 수 있다. 상기 방사선원(130)은 상기 다수의 기공들(102) 내부를 채울 수 있다.

[0076] 상기 반도체막(120)은 상기 기공들(102) 및 상기 금속 구조물(100) 사이에 배치될 수 있다. 상기 반도체막(120)은 금속 산화물 또는 금속 질화물을 포함할 수 있으며, 상기 금속 산화물 또는 금속 질화물의 금속은 상기 금속 구조물(100)에 포함된 금속과 실질적으로 동일할 수 있다.

[0077] 상기 금속 구조물(100), 제1 반도체막(120) 및 상기 방사선원(130)의 상세한 설명은 도 1a에서 설명된 금속 구

조물(100), 반도체막(120) 및 방사선원(130)과 실질적으로 동일하여 생략하기로 한다.

[0078] 상기 반도체막(120)은 상기 방사선원(130)에 접하며, 상기 절연막(126)은 상기 반도체막(120) 및 상기 금속 구조물(100) 사이에 배치될 수 있다. 또한, 상기 절연막(126)은 상기 도전 구조물(100)의 외부 표면으로 연장되고, 상기 반도체막(120)은 상기 도전 구조물(100) 외부 표면의 절연막(126) 상으로 연장될 수 있다.

[0079] 상기 제1 전극(110)은 상기 금속 구조물(100)의 일 측이 외부로 연장된 부분일 수 있다. 상기 제2 전극(140)은 상기 금속 구조물(100) 외부 표면의 반도체막(120)의 일 측에 전기적으로 연결되도록 배치될 수 있다. 상기 제2 전극(140)은 금속 또는 금속 합금을 포함할 수 있다.

[0080] 도 4b를 참조하면, 상기 금속 구조물(100), 절연막(126) 및 반도체막(120) 사이에 에너지 밴드 갭 차이가 발생될 수 있다. 상기 금속 구조물(100), 절연막(126) 및 반도체막(120)은 커패시터로 기능할 수 있다. 상기 금속 구조물(100) 및 반도체막(120) 사이에 전기장이 형성될 수 있다. 상기 금속 구조물(100), 절연막(126) 및 반도체막(120) 구조는 도 1b에서 설명된 구조와 유사한 에너지 밴드 갭 그래프를 보일 수 있다.

[0081] 이와 같이, 베타 전지가 상기 다수의 기공들(102)을 포함하는 금속 구조물(100)을 포함함으로써, 방사선원(130)으로부터 발생된 베타 입자들을 3차원적으로 효율적으로 사용할 수 있다. 상기 금속 구조물(100) 및 반도체막(120)이 접하는 표면적이 증가하여, 단위 면적당 전류가 증가할 수 있다. 또한, 상기 금속 구조물(100) 및 반도체막(120) 사이에 절연막(126)이 삽입되어 상기 반도체막(120)의 불순물이 금속 구조물(100)로 확산되는 것을 억제할 수 있다.

[0082] **(베타 전지 제5 실시예)**

[0083] 도 5a는 본 발명의 또 다른 실시예에 따른 베타 전지를 설명하기 위한 단면도이고, 도 5b는 도 5a에 도시된 베타 전지에 포함된 물질의 에너지 밴드 갭을 설명하기 위한 그래프이다.

[0084] 도 5a를 참조하면, 베타 전지는 금속 구조물(100), 절연막(150), 금속막(152), 방사선원(130), 제1 전극(110) 및 제2 전극(140)을 포함할 수 있다.

[0085] 상기 금속 구조물(100)은 다수의 기공들(102)을 갖으며, 제1 에너지 밴드 갭을 갖는 물질을 포함할 수 있다. 예컨대, 상기 금속 구조물(100)은 구리(Cu), 아연(Zn), 니켈(Ni), 알루미늄(Al), 망간(Mn), 은(Ag), 백금(Pt), 마그네슘(Mg), 팔라듐(Pd), 티탄늄(Ti) 및 금(Au)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하거나, 상기 언급된 금속들의 합금을 포함할 수 있다.

[0086] 상기 방사선원(130)은 상기 다수의 기공들(102) 내부를 채울 수 있다. 상기 금속 구조물(100) 및 상기 방사선원(130)의 상세한 설명은 도 1a에서 설명된 금속 구조물(100) 및 방사선원(130)과 실질적으로 동일하여 생략하기로 한다.

[0087] 상기 절연막(150)은 상기 다수의 기공 내부 표면에 접할 수 있다. 상기 금속막(152)은 상기 절연막(150) 및 상기 방사선원(130) 사이에 배치될 수 있다.

[0088] 상기 절연막(150)은 상기 금속 구조물(100)의 외부 표면으로 연장될 수 있다. 또한, 상기 금속막(152)은 상기 금속 구조물(100)의 절연막(150) 상으로 연장될 수 있다.

[0089] 상기 제1 전극(110)은 상기 금속 구조물(100)의 일 측이 외부로 연장된 부분일 수 있다. 상기 제2 전극(140)은 상기 금속막(152)의 일 측이 외부로 연장된 부분일 수 있다.

[0090] 도 5b를 참조하면, 상기 금속 구조물(100) 및 금속막(152) 사이에 일함수 차이가 발생될 수 있다. 상기 절연막(150) 내부에 전자들은 금속 구조물(100) 및 금속막(152) 사이에서 마치 에발란체(avalanche) 현상이 작용할 수 있다. 따라서, 상기 금속 구조물(100) 및 금속막(152) 사이에 전기장이 형성될 수 있다. 상기 금속 구조물(100) 및 금속막(152) 사이의 전기장의 크기는 상기 금속 구조물(100) 및 금속막(152)의 일함수 차이에 결정될 수 있다.

[0091] 이와 같이, 베타 전지가 상기 다수의 기공들(102)을 포함하는 금속 구조물(100)을 포함함으로써, 방사선원(130)으로부터 발생된 베타 입자들을 3차원적으로 효율적으로 사용할 수 있다. 상기 금속 구조물(100) 및 반도체막(120)이 접하는 표면적이 증가하여, 단위 면적당 전류가 증가할 수 있다.

- [0092] **(베타 전지의 제조 방법 제1 실시예)**
- [0093] 도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 베타 전지의 제조 방법을 설명하기 위한 공정 단면도들이다.
- [0094] 도 6a을 참조하면, 다수의 기공들(102)을 갖는 금속 구조물(100)을 형성할 수 있다.
- [0095] 본 발명의 일 실시예에 따르면, 상기 금속 구조물(100)은 소정의 화학 반응에서, 서로 상이하게 반응하는 금속들의 합금을 탈합금화(dealloying)하여 형성할 수 있다. 예컨대, 상기 합금된 금속들은 Cu-Zn, Ni-Cu, Cu-Al, Cu-Mn, Ag-Cu, Pt-Si, Au-Ag, Pt-Au, Ag-Mg, Ag-Mg-Pd, Cu-Ti, Cu-Mg, Cu-Al-Mg, Ni-Au, Ni-Pd, Ni-Pt, Ni-Ti 및 Ni-Mn을 포함할 수 있다. 상기 합금을 탈합금화하여 소정의 화학 반응에 더 취약한 금속이 선택적으로 제거되어, 다수의 기공들(102)을 갖는 금속 구조물(100)을 형성할 수 있다. 상기 금속 구조물(100)의 일함수는 탈합금화한 후 남는 금속에 따라 정해질 수 있다. 일 측면에 따르면, 상기 금속들의 합금은 두 개의 금속들의 합금뿐만 아니라 두 개 이상의 금속들의 합금일 수도 있다. 다른 측면에 따르면, 상기 합금은 비정질 금속(metal-glass)들의 합금을 포함할 수 있다.
- [0096] 본 발명의 다른 실시예에 따르면, 상기 금속 구조물(100)은 스피노달 분리(spinodal decomposition)를 통해 형성될 수 있다. 상기 스피노달 분리는 두 개 이상의 성분들을 용액에서, 상기 두 개 이상의 성분들 사이의 상이한 화학적 조성 및 물질적 특성을 이용하여 상기 성분들을 분리해 낼 수 있다.
- [0097] 상기 금속 구조물(100)의 일 측을 외부로 연장하도록 형성할 수 있다. 상기 외부로 연장된 금속 구조물(100)의 부분은 외부로부터 전력을 공급받는 제1 전극(110)으로 기능할 수 있다.
- [0098] 도 6b를 참조하면, 상기 금속 구조물(100) 표면에 반도체막(120)을 형성할 수 있다.
- [0099] 상기 반도체막(120)은 상기 금속 구조물(100)의 외부 표면 및 상기 금속 구조물(100)의 다수의 기공들(102) 내측면에 형성될 수 있다.
- [0100] 본 발명의 실시예에 따르면, 상기 반도체막(120)은 원자층 적층 공정, 화학 기상 증착 또는 도금 증착을 이용하여 상기 금속 구조물(100)의 표면에 형성될 수 있다. 일 예로, 상기 반도체막(120)을 원자층 적층 공정으로 형성하는 경우, 화학 반응을 다단계의 반-반응(half reaction)으로 나누어 수행하여 상기 기공들(102) 내부 표면에까지 상기 반도체막(120)을 형성할 수 있다. 다른 예로, 상기 반도체막(120)은 펄스 전류(pulse current)를 이용하는 도금 증착 공정으로 형성하는 경우, 전류가 흐를 때의 핵이 형성되고(nucleation) 반도체막(120)이 성장하며, 전류가 흐르지 않을 때 농도 구배에 의한 반도체막(120)의 물질 전달이 일어날 수 있다.
- [0101] 본 발명의 다른 실시예에 따르면, 상기 반도체막(120)의 소스가 액상이거나 상기 반도체막(120)에 포함된 물질이 상기 금속 구조물(100)에 포함된 물질과 적어도 하나가 같은 경우, 상기 금속 구조물(100)을 목적하는 온도 및 압력 하에서 기체를 이용한 열처리로 상기 금속 구조물(100) 표면에 반도체막(120)을 형성할 수 있다. 일 측면에 따르면, 알루미늄(Al)을 질소 분위기에서 열처리하면, 알루미늄의 표면이 질화되어 상기 금속 구조물(100)의 표면에 알루미늄 질화막이 형성될 수 있다. 상기 알루미늄 질화막에 불순물을 주입하여 반도체의 성질을 갖는 반도체막(120)을 형성할 수 있다. 다른 측면에 따르면, 구리(Cu)를 산소 분위기에서 열처리하여 구리 산화막(CuO₂)을 형성하고, 상기 구리 산화막에 불순물을 주입하여 반도체의 성질을 갖는 반도체막(120)을 형성할 수 있다.
- [0102] 도 6c를 참조하면, 상기 반도체막(120)이 형성된 기공들(102) 내부를 방사선원(130)으로 매립할 수 있다.
- [0103] 상기 방사선원(130)이 고체일 경우, 나노 크기의 분말의 방사선원(130)을 흡착시켜 상기 반도체막(120)이 형성된 기공들(102) 내부를 매립할 수 있다. 일 예로, 상기 흡착은 상기 방사선원(130)과 상기 반도체막(120) 사이의 물리 화학적 힘에 의해 직접 일어날 수 있다. 다른 예로, 상기 흡착은 자기 조합 단층박막(self assembled monolayer)과 같은 매개체를 이용하여 재현될 수 있다.
- [0104] 상기 방사선원(130)이 액체 또는 기체일 경우, 상기 방사선원(130)을 직접 확산시켜 상기 반도체막(120)이 형성된 기공들(102) 내부를 매립할 수 있다.
- [0105] 도 1a를 다시 참조하면, 상기 금속 구조물(100)의 외부 표면에 형성된 반도체막(120)의 일 측에 전기적으로 연결되는 제2 전극(140)을 형성할 수 있다. 상기 제2 전극(140)은 금속과 같은 전기 저항이 낮은 도전물을 포함할 수 있다.

[0106] **(베타 전지의 제조 방법 제2 실시예)**

- [0107] 도 7a 및 도 7b는 본 발명의 다른 실시예에 따른 베타 전지의 제조 방법을 설명하기 위한 공정 단면도들이다.
- [0108] 도 7a를 참조하면, 다수의 기공들(102)을 갖는 금속 구조물(100) 표면에 제1 반도체막(120)을 형성할 수 있다. 상기 제1 반도체막(120)은 상기 금속 구조물(100)의 외부 표면 및 상기 기공들(102) 내부 표면에 형성될 수 있다.
- [0109] 한편, 상기 금속 구조물(100)의 일 측을 연장시켜 제1 전극(110)을 형성할 수 있다.
- [0110] 상기 금속 구조물(100), 제1 전극(110) 및 상기 반도체막(120)을 형성하는 공정은 도 6a 및 도 6b에 설명된 금속 구조물(100), 제1 전극(110) 및 반도체막(120)을 형성하는 공정과 실질적으로 동일하여 생략하기로 한다.
- [0111] 도 7b를 참조하면, 상기 반도체막(120) 상에 금속막(122)을 형성할 수 있다.
- [0112] 상기 금속막(124)은 금속막일 수 있으며, 상기 금속막(122)은 원자층 적층 공정, 화학 기상 증착 공정 또는 전기 도금 증착에 의해 형성될 수 있다. 일 예로, 상기 금속막(122)은 상기 반도체막(120) 전체를 덮을 수 있다. 다른 예로, 상기 금속막(122)은 상기 반도체막(120)의 일부를 덮을 수 있다.
- [0113] 상기 금속막(122)은 상기 금속 구조물(100)의 외부 표면 상에 형성된 반도체막(120) 상에도 형성되고, 상기 반도체막(120)이 형성된 기공들(102) 내측면에 형성될 수 있다. 상기 기공들(102)의 내측면에는 반도체막(120) 및 금속막(122)이 순차적으로 형성될 수 있다.
- [0114] 상기 금속 구조물(100) 외부 표면의 상기 금속막(122)의 일 측을 연장시키며, 상기 연장된 금속막(122) 부위는 제2 전극(140)으로 적용될 수 있다.
- [0115] 다시 도 2a를 참조하면, 상기 반도체막(120) 및 금속막(122)이 형성된 기공들(102)에 방사선원(130)을 채울 수 있다. 상기 방사선원(130)을 채우는 공정은 도 6c에서 설명한 공정과 실질적으로 동일하여 그 상세한 설명을 생략하기로 한다.

[0116] **(베타 전지의 제조 방법 제3 실시예)**

- [0117] 도 8a 및 도 8b는 본 발명의 또 다른 실시예에 따른 베타 전지의 제조 방법을 설명하기 위한 공정 단면도들이다.
- [0118] 도 8a를 참조하면, 다수의 기공들(102)을 갖는 금속 구조물(100)을 형성할 수 있다. 상기 금속 구조물(100)은 금속 또는 합금을 포함할 수 있다. 또한, 상기 금속 구조물(100)의 일 측을 연장시켜 제1 전극(110)을 형성할 수 있다. 상기 금속 구조물(100)을 형성하는 공정은 도 6a에서 설명된 공정과 실질적으로 동일하여 생략하기로 한다.
- [0119] 도 8b를 참조하면, 상기 금속 구조물(100)의 표면에 제1 반도체막(120) 및 제2 반도체막(124)을 순차적으로 형성할 수 있다. 상기 제1 및 제2 반도체막(120, 124)은 상기 금속 구조물(100)의 외부 표면 및 상기 기공들(102) 내측 표면에 형성될 수 있다.
- [0120] 본 발명의 일 실시예에 따르면, 상기 금속 구조물(100)이 은을 포함할 경우, 상기 금속 구조물(100)로 산소를 확산시켜, Ag₂O를 포함하는 제1 반도체막(120)을 형성할 수 있다. 상기 금속 구조물(100) 및 상기 제1 반도체막(120) 사이에는 오믹 접촉이 형성될 수 있다. 또한, 상기 Ag₂O를 포함하는 제1 반도체막(120)은 p형 반도체막으로 기능할 수 있다. 상기 제1 반도체막(120) 상에 아연막을 적층하여 ZnO를 포함하는 제2 반도체막(124)을 형성할 수 있다. 상기 제2 반도체막(124)은 n형 반도체막으로 기능할 수 있다. 상기 제1 및 제2 반도체막들(120, 124) 사이에는 pn 접합이 형성될 수 있다.
- [0121] 본 발명의 다른 실시예에 따르면, 상기 금속 구조물(100)이 은을 포함하는 경우, 상기 금속 구조물(100)로 산소를 확산시켜, AgO를 포함하는 제1 반도체막(120)을 형성할 수 있다. 상기 금속 구조물(100) 및 상기 제1 반도체막(120) 사이에는 오믹 접촉이 형성될 수 있다. 상기 제1 반도체막(120) 상에 아연막을 적층하여 ZnO를 포함하는 제2 반도체막(124)을 형성할 수 있다. 상기 제2 반도체막(124)은 n형 반도체막으로 기능할 수 있다. 상기 제1 및 제2 반도체막들(120, 124) 사이는 쇼트키 접합이 형성될 수 있다.
- [0122] 본 발명의 또 다른 실시예에 따르면, 상기 금속 구조물(100)이 구리를 포함하는 경우, 상기 금속 구조물(100)로

황을 확산시켜, CuS를 포함하는 제1 반도체막(120)을 형성할 수 있다. 상기 금속 구조물(100) 및 상기 제1 반도체막(120) 사이에는 오믹 접촉이 형성될 수 있다. 상기 제1 반도체막(120) 상에 카드뮴막을 적층하여 CdS를 포함하는 제2 반도체막(124)을 형성할 수 있다. 상기 제1 및 제2 반도체막들(120, 124) 사이에는 pn 접합이 형성될 수 있다.

[0123] 본 발명의 또 다른 실시예에 따르면, 상기 금속 구조물(100)이 구리를 포함하는 경우, 상기 금속 구조물(100)로 산소를 확산시켜, Cu₂O를 포함하는 제1 반도체막(120)을 형성할 수 있다. 상기 금속 구조물(100) 및 상기 제1 반도체막(120) 사이에는 오믹 접촉이 형성될 수 있다. 상기 제1 반도체막(120) 상에 망간막을 적층한 후 열처리하며, Cu₂O:Mn을 포함하는 제2 반도체막(124)을 형성할 수 있다. 상기 제1 및 제2 반도체막들(120, 124) 사이에는 pn 접합이 형성될 수 있다.

[0124] 본 발명의 또 다른 실시예에 따르면, 상기 금속 구조물(100)이 구리를 포함하는 경우, 상기 금속 구조물(100) 표면에 CdS막을 형성한 후 열처리하여, CuS를 포함하는 제1 반도체막(120) 및 CdS를 포함하는 제2 반도체막(124)을 형성할 수 있다. 상기 제1 및 제2 반도체막들(120, 124) 사이에는 pn 접합이 형성될 수 있다.

[0125] 본 발명의 또 다른 실시예에 따르면, 상기 금속 구조물(100)이 금속을 포함하는 경우, 상기 금속 구조물(100) 상에 실리콘막을 형성하고, 제1 도전형의 제1 불순물을 주입하여 제1 반도체막(120)을 형성할 수 있다. 상기 금속 구조물(100) 및 상기 제1 반도체막(120) 사이에는 오믹 접촉이 형성될 수 있다. 상기 제1 반도체막(120)의 상부에 상기 제1 도전형과 상이한 제2 도전형의 제2 불순물을 주입하여 제1 반도체막(120)의 상부를 제2 반도체막(124)으로 변경할 수 있다. 상기 제1 및 제2 반도체막들(120, 124) 사이에는 pn 접합이 형성될 수 있다.

[0126] 다시 도 3a를 참조하면, 상기 제1 및 제2 반도체막들(120, 124)이 형성된 기공들(102) 내부를 방사선원(130)으로 매립할 수 있다. 상기 방사선원(130)을 채우는 공정은 도 6c에서 설명한 공정과 실질적으로 동일하여 그 상세한 설명을 생략하기로 한다.

[0127] 또한, 상기 금속 구조물(100)의 외부 표면을 덮는 제2 박막의 일 측에 전기적으로 연결되는 제2 전극(140)을 형성할 수 있다. 상기 제2 전극(140)은 상기 제1 및 제2 반도체막들(120, 124)의 전기 저항보다 낮은 물질을 포함할 수 있다.

[0128] **(베타 전지의 제조 방법 제4 실시예)**

[0129] 도 9a 및 도 9b는 본 발명의 또 다른 실시예에 따른 베타 전지의 제조 방법을 설명하기 위한 공정 단면도들이다.

[0130] 도 9a를 참조하면, 다수의 기공들(102)을 갖는 금속 구조물(100) 표면에 절연막(126)을 형성할 수 있다. 상기 절연막(126)은 상기 금속 구조물(100)의 외부 표면 및 상기 기공들(102) 내부 표면에 형성될 수 있다. 상기 절연막(126)은 원자층 적층 공정 또는 화학 기상 증착 공정을 이용하여 적층할 수 있다.

[0131] 도 9b를 참조하면, 상기 절연막(126) 상에 반도체막(120)을 형성할 수 있다. 상기 반도체막(120)을 형성하는 공정은 도 6b에서 설명된 공정과 실질적으로 동일하여 생략하기로 한다.

[0132] 상기 반도체막(120)은 상기 금속 구조물(100)의 외부 표면에 형성된 절연막(126) 상에, 그리고 상기 기공들(102) 내부 표면에 형성된 절연막(126) 상에 형성될 수 있다.

[0133] 다시 도 4a를 참조하면, 상기 절연막(126) 및 상기 반도체막(120)이 형성된 기공들(102)에 방사선원(130)을 매립할 수 있다. 상기 방사선원(130)을 채우는 공정은 도 6c에서 설명한 공정과 실질적으로 동일하여 그 상세한 설명을 생략하기로 한다.


[0134] 또한, 상기 금속 구조물(100)의 외부 표면을 덮는 반도체막(120)의 일 측에 전기적으로 연결되는 제2 전극(140)을 형성할 수 있다. 상기 제2 전극(140)은 상기 반도체막(120)의 전기 저항보다 낮은 물질을 포함할 수 있다.

[0135] **(베타 전지의 제조 방법 제5 실시예)**


[0136] 도 10a 및 도 10b는 본 발명의 또 다른 실시예에 따른 베타 전지의 제조 방법을 설명하기 위한 공정 단면도들이다.

도면


도면1a




도면1b




도면2a




도면2b




도면5a




도면5b




도면4a




도면4b




도면5a




도면5b




도면6a




도면6b




도면6c




도면7a




도면7b




도면8a




도 118b




도 119a



도면9b



도면10a



도면10b

